IA設計考慮

Touchstone半導體公司營(yíng)銷(xiāo)與應用副總裁Adolfo A Garcia指出，當電源電壓低(<3V)，并且可選自完備IA(儀表放大器)有限時(shí)，設計自己的IA*為簡(jiǎn)單直接，只需要了解運放的輸入輸出dc特性與電路結構。構建儀表運放有兩種很常見(jiàn)的結構，分別采用兩只和三只運放。

圖4給出了兩種運放結構。當采用單電源軌至軌的小功率運放時(shí)，主要的選擇考慮(根據應用情況)包括：dc特性，如VOS、TCVOS、AVOL(MIN)、IOS、VOH(MIN)和VOL(MAX)，以及ac特性，如放大器輸入相關(guān)噪聲與帶寬。輸出動(dòng)態(tài)范圍與應用無(wú)關(guān)，是實(shí)現電路性能的關(guān)鍵。據Garcia稱(chēng)，輸出級能提供*寬動(dòng)態(tài)范圍的單電源運放是好的選擇，因為避免了放大器輸出級飽和問(wèn)題。

注意圖4電路傳輸方程中的基準電壓項(VREF)。為避免AMP1的輸出飽和，儀表放大器的輸出信號的測量必須針對VREF。在一個(gè)3 V (或更低電壓)的系統中，如要電路的動(dòng)態(tài)范圍，并避免輸出級的飽和問(wèn)題，只要簡(jiǎn)單地將VREF設為電源的一半就足夠了。不過(guò)Garcia發(fā)現，只有所選運放的VOH(MIN)和VOL(MAX)規格相對其電源數據對稱(chēng)時(shí)，這個(gè)方法才是有效的。

在式2中，是IA電路上所加的差分輸入電壓。如果所需增益是一個(gè)已知的電路參數，則可以重新排列式中的相應項，以確定為防止輸出級飽和而能給電路施加的輸入差分電壓。

為了以*小功率運行，電路中使用的電阻應為100kΩ或更大，具體要看噪聲和帶寬設計方面的考慮。另外要指出的是，運放的VOH(MIN)和VOL(MAX)電壓規格很大程度上由放大器輸出級負載所決定，因此要注意負載電阻的情況。

有一個(gè)實(shí)際例子，選擇的是一只TS1002 雙0.6μA運放，構造了一個(gè)增益為10的雙運放IA，它的工作電源為2.5V。TS1002在100kΩ負載下的VOH(MIN)和VOL(MAX)規格分別為2.498V和0.001V 。使用式1， VREF等于(2.498V+ 0.001V)/2=1.249V，輸出級被偏置在輸出動(dòng)態(tài)范圍內，避免了輸出級飽和。在上述增益10情況下，為避免輸出級飽和而施加的差分輸入電壓為：(2.498V+0.001V)/(2×10)，約125mV。

對三運放I A 結構可以做一個(gè)類(lèi)似的分析( 圖5) 。同樣， 省略對三運放IA以及前述項的嚴謹全電路分析，雙運放IA的結果也很好地適用在這里，即，為獲得動(dòng)態(tài)范圍，輸出基準電壓要設定在A(yíng)MP1和AMP2的輸出電壓擺幅的中間(式1)。

電路增益的表達式與雙運放IA形式相同(式2)。測得的電路輸出電壓是針對VREF，VREF設計在A(yíng)MP1 和AMP2的輸出電壓擺幅中間；而可以加給三運放IA的差分輸入電壓則由式2決定。

另一個(gè)實(shí)際例子中，設計者采用了一只Touchstone半導體公司的TS10040.6μA四運放，搭建一個(gè)2.5V電源、增益為50的三運放IA。從TS1004的數據表中可查到其在100kΩ負載時(shí)的VOH(MIN)和VOL(MAX)規格分別為2.498V和0.001V。用式1，輸出級由一個(gè)為(2.498V+0.001V)/2=1.249V的VREF偏置， 以獲得輸出動(dòng)態(tài)范圍， 避免輸出級的飽和。在所述50 增益時(shí)， 為避免輸出級飽和而能夠施加的差分輸入電壓為( 2.498V + 0.001V )/( 2×50 )，約25mV。